TinyTPU: SystemVerilog systolic array compiled to WASM, running live in browser - RTL golden-verified against numpy [P]

TinyTPU는 SystemVerilog로 구현된 실시간 시소클 배열 시뮬레이션이다.

TinyTPU는 SystemVerilog로 구성된 4x4 무게-정지형 시소클 배열을 WebAssembly로 컴파일하여 브라우저에서 실행할 수 있는 예시다. 사용자는 두 개의 행렬을 입력하고 실제 하드웨어가 작동하는 과정을 시각적으로 관찰할 수 있다. 이 프로젝트는 TPUs의 효율성과 행렬 곱셈이 하드웨어에 어떻게 매핑되는지를 이해하는 데 도움이 된다.

TinyTPU is a real-time visualization of a systolic array implemented in SystemVerilog.

TinyTPU is a 4x4 weight-stationary systolic array compiled from SystemVerilog to WebAssembly, allowing live execution in a browser. Users can input two matrices and visualize the actual hardware operation as it computes. This project aids in understanding TPU efficiency and how matrix multiplication maps to hardware.